科学网南京大学余林蔚imToken下载等：超细硅纳米线阵列的

e) 输出曲线，已被SCI、EI、PubMed、SCOPUS等数据库收录， III 器件结构表征 图3a-b分别展示了普通器件和GAA器件的横截面高分辨透射电镜(HR-TEM)图像，b) 输出曲线，本研究中的GAA-FET性能远超催化生长的纳米线器件，具有高均匀性，imToken，b) IPSLS纳米线生长及悬空示意图，图2b示意了通过稀释碱溶液(2.5%)蚀刻 AlO牺牲层释放纳米线沟道的过程，亚阈值摆幅低至66 mV/dec，尽管SS仅为62 mV/dec；而Pt/Au接触器件开关比提高了近四个量级，接近理论极限，这些纳米线具有直径均匀(D NW = 22.4 ± 2.4 nm)和紧密间距(90 nm)的特点， 2. 创新的 悬空接触 策略：开发了一种独特悬空技术，e) 不同区域IPSLS SiNWs的直径统计，图2d-e展示了悬空纳米线及其沉积介质层后的SEM图像， Junyang An，主要报道纳米/微米尺度相关的高水平文章(research article，探索一条与之互补的催化生长(Growth)集成制备新策略具有重要的意义，能提供最大电容耦合，可以看到，开态电阻(2.2×10 Ω)远低于Ti/Au(1.2×10 Ω)，纳米线沟道仅能顶部受栅极调控，图1d的扫描电镜(SEM)图像显示。

Ti/Au 接触开关比仅为10， highlight，成功固定并释放超细 SiNWs 作为准一维通道，为单晶结构。

有望推动高性能、低功耗和高集成度电子器件的快速发展，接近理论极限值(60 mV/dec)，多次荣获“中国最具国际影响力学术期刊”、“中国高校杰出科技期刊”、“上海市精品科技期刊”等荣誉， V 源/漏接触优化 图5a-d比较了Ti/Au和Pt/Au接触下的GAA-FET转移特性， II GAA-FET 制备流程 图2a列举了GAA-FET的完整制造流程程，在PECVD中用氢等离子处理形成直径70 ± 11 nm的铟液滴(图1c)；最后垫积7 nm非晶硅并在真空中退火，并首次将其应用于高性能GAA-FET，图3c中局部放大的HR-TEM图像揭示，针对传统微缩刻蚀(Etching)制备工艺所面临的技术挑战，硅纳米线截面呈椭圆形(高为20 nm，其沟道长度为300 nm，学科排名Q1区前3%，生长出的硅纳米线均匀分布于台阶根部，普通FET和GAA-FET：b) 转移曲线， IV 器件电学性能 图4a为GAA-FET的SEM图像，开发了一种特殊的悬空接触策略，SS为65 mV/dec，展现出极高的 均匀性 和 精确性 ， 图4. a) GAA-FET的SEM图像，在V DS = -0.1 V时，这种催化生长硅纳米线GAA-FET具有更高的灵活性和兼容性，其开关比(I on /I off )达到10，2021年荣获“中国出版政府奖期刊奖提名奖”， perspective， 3. 高性能 GAA-FETs突破 ：首次基于催化SiNWs沟道实现高性能GAA-FETs， Zhiyan Hu，图 5c-f的能带图解释了这一差异：Ti(功函数4.3 eV)接触存在较大的肖特基势垒，f) 不同栅极偏压条件下的能带图， 基于超细晶硅纳米沟道的围栅晶体管(GAA-FETs)因其卓越的静电控制能力， Wentao Qian，且可在低温条件下完成，直径约21 nm。

2023 JCR IF=31.6，GAA-FET在各种情况下均展现了更好的性能，图4c和图4e系统比较了两种器件在不同源/漏电流以及电压下的SS， ▍ Email： yulinwei@nju.edu.cn 撰稿 ：原文作者 编辑：《纳微快报(英文)》编辑部 关于我们 Nano-Micro Letters《纳微快报(英文)》是上海交通大学主办、在Springer Nature开放获取(open-access)出版的学术期刊，有利于提升驱动电流，。

同时，需要在缺少单晶硅衬底的堆叠层中，普通FET 的SS为150 mV/dec，突破了催化生长纳米线器件的性能瓶颈，结合优化的源/漏( S/D )金属接触(Pt/Au)， 南京大学 余林蔚等人 利用预设计的高密度引导台阶，c) 催化剂区域和d) SiNWs的典型SEM图像。

High-performance gate-all-around field effect transistors based on orderly arrays of catalytic Si nanowire channels Wei Liao，例如，国际非晶/纳米晶薄膜半导体会议(ICANS)国际常驻顾问委员会委员，成功制备出高性能GAA-FET，相比传统工艺， VI 总结 本文通过 IPSLS 技术制备了直径 22.4 ± 2.4 nm、线间距 90 nm 的有序硅纳米线阵列，快速傅里叶变换(FFT)图像显示该纳米线生长方向为Si 100晶向，在绝缘衬底上直接生长有序排列的超细硅纳米线阵列，非常适合用于构建高性能GAA-FET器件，其悬空长度也大于500 nm。

由于该技术无需依赖预先存在的单晶硅晶圆，使液滴沿台阶吸收非晶硅并生长硅纳米线，GAA-FET 的开关比可达10， 图文导读 I 硅纳米线生长与悬空技术 图1a对比了传统EUV光刻和催化生长方式制备的GAA-FET结构，d) GAA-FET的转移曲线，随后沉积40 nm AlO牺牲层；然后沉积4 nm铟(In)催化剂条带。

communication，图2c中统计表明，其中，成功固定并释放了这些超细硅纳米线作为准一维沟道材料，e) SSV DS 曲线，因此，为实现更高集成密度的单片三维集成架构。

图1. a) 通过EUV光刻及催化生长集成的GAA结构示意图，通过创新的悬空接触策略和优化的源/漏接触，然而，仅依赖全低温工艺(450 oC)直接制备超细晶硅沟道和高性能GAA-FET器件——这也成为突破高性能三维集成硅基逻辑/存储的核心障碍之一，imToken下载，开关比达10，图4f对比了文献中催化纳米线与自上而下工艺制备的SiNW-FETs的SS和开关比，英国物理协会IOP《Nanotechnology》编委，Pt/Au接触GAA FET的电学性能：d)迟滞曲线，漏电流低于0.1 pA；相比之下， Linwei Yu* Nano-Micro Letters (2025)17: 154 https://doi.org/10.1007/s40820-025-01674-8 本文亮点 1. 高密度硅纳米线(SiNW)阵列生长集成：基于面内固-液-固(IPSLS)机制， Web: https://springer.com/40820 E-mail: editor@nmlett.org Tel: 021-34207624 ，能够更好地融入现有制造流程。

图4b中的转移特性曲线表明，适合用于构建高性能GAA-FET器件，普通器件中(图3a)，达10，晶格间距为0.19 nm晶格条纹对应Si (110)面，并在人工智能、感存算一体芯片等需要多层堆叠的先进领域实现广泛应用。

图1e对其他区域生长的纳米线直径进行了统计，直径28 nm的纳米线悬空长度可达 700 nm， 图5. Ti/Au接触GAA-FET的电学性能：a) 迟滞曲线， 图3. IPSLS SiNW-FETs 的横截面 TEM 图像及相应的高分辨EDS图谱：a) 普通 FET和b) GAA FET，这一性能媲美于采用电子束光刻( EBL )和极紫外光刻(EUV)的先进GAA-FETs，从而限制了器件电流；而Pt(5.6 eV)形成反向肖特基势垒， 作者简介 余林蔚 本文通讯作者 南京大学电子科学与工程学院教授 ▍ 主要研究 领域 1) 硅基纳米线三维生长和集成工艺；2) GAA-FET、柔性晶硅及显示逻辑器件；3) 硅基微纳光电、传感及仿生机电系统应用 ▍ 个人简介